#hardware-verification

本地小模型生成与验证Verilog的落地实践

在算力受限且无法采购云端算力的背景下，国企芯片团队面临利用AI生成并验证Verilog的需求。面对百G左右的可用显存，直接运行通用大模型进行全量代码编写并不现实。务实的做法是收窄任务边界，利用本地小模型辅助生成简单模块或编写局部自动化脚本。这种方式既能应对内部提效考核，也能在现有硬件条件下实现局部的研发提效。