本地部署小模型生成与验证 Verilog 实测
某国企芯片团队近期探讨了在 100G 显存的有限算力下，利用开源小模型辅助 Verilog 开发的可行性。受限于采购政策与算力缺口，团队无法接入云端大模型，转而寻找轻量化落地方案。此举旨在通过 AI 处理简单模块的代码生成与自动化验证，解决日常设计痛点，避免流于形式的 KPI 考核。
本地小模型生成与验证Verilog的落地实践
在算力受限且无法采购云端算力的背景下，国企芯片团队面临利用AI生成并验证Verilog的需求。面对百G左右的可用显存，直接运行通用大模型进行全量代码编写并不现实。务实的做法是收窄任务边界，利用本地小模型辅助生成简单模块或编写局部自动化脚本。这种方式既能应对内部提效考核，也能在现有硬件条件下实现局部的研发提效。
Tiny-GPU：基于 Verilog 的极简开源 GPU 设计
Tiny-GPU 是一个用 Verilog 编写的开源极简 GPU 项目，适合用来学习硬件架构。它去掉了商业 GPU 的复杂特性，聚焦核心计算单元与内存访问逻辑，完整展示了指令集架构、流水线设计和基础渲染管线。开发者可以直接修改 Verilog 代码，观察硬件逻辑对图形计算的影响，是掌握 GPU 并行计算与硬件描述语言的实用参考，也能为深入理解 AI 硬件加速和嵌入式图形开发打下基础。
开源 Verilog 张量处理单元（TPU）实现
一个基于开源 Verilog 实现的张量处理单元（TPU）项目。该项目旨在为硬件开发者和 AI 研究人员提供一个可定制、透明且易于集成到 FPGA 或 ASIC 设计中的开源硬件加速方案。通过使用 Verilog 语言编写，该 TPU 实现了基础的矩阵乘法和张量运算加速能力。对于关注底层 AI 硬件加速、边缘计算以及开源芯片设计的开发者而言，该项目提供了一个实践神经网络硬件化的参考实现，有助于理解深度学习工作负载在硬件层面的执行机制与优化路径。